⑩ 公 開 特 許 公 報 (A)

昭64 - 33957

@Int.Cl.4

識別記号

庁内整理番号

匈公開 昭和64年(1989)2月3日

H 01 L 27/04 27/06 29/90

101

H-7514-5F P-7373-5F

D - 7638 - 5F

請求項の数 26 (全19頁)

公発明の名称

単数又は複数のダイオードを使用する保護装置の備わつた集積回路 及びそれに関連する製造方法

> 昭63-152080 @特 顧

願 昭63(1988)6月20日 **22**HH

優先権主張

ウィリアム ダグラス

アメリカ合衆国

アイテ、ソーン ドライヴ 11073ご

ヘンリー 明

アメリカ合衆国 カリフオルニア州 95132 サン

1

ベイブ ルース ドライヴ 2732

①出 頤

⑦発

ナームローゼ フエン

オランダ国 5621ペーアー エイントホーフエン

フアウトスウエツヒ

ノートチャップ リップス グロエイラ

ムペンフアプリーケン

の代 理 人 🗆

弁理士 中村 外4名

明. 細

1.発明の名称

単数又は複数のダイオードを使 用する保護装置の備わった集積 回路及びそれに関連する製造方

2.特許請求の範囲

(1) 第1の供給電圧を受けるための第1の給電端 子、第1の供給電圧より大きい第2の供給電圧 を受けるための第2の給電端子、それに沿って コンポーネントの電子エレメントが位置づけら れている上部表面をもつ半導体本体の一部から 成り給電端子に結合されている保護された回路 のコンポーネントそして外部環境との間で情報 を伝送するためコンポーネントに連結された情 報端子を含み、保護装置には本体の一部から成 る第1及び第2のダイオードが含まれ、第1の グィオードにはそれぞれ第1の給電端子と情報 **端子に結合された陽極及び陰極がついており第** 2のダイオードにはそれぞれ情報端子と第2の 給電端子に結合された陽極及び陰極がついてい

るような、以下のことを特徴とする保護装置を 備えた集積回路:

- 上部表面より下で本体中に埋込まれた絶縁 層分離機構が側面方向に本体のアクティブ状 態にある一群の半導体部分を上面に沿って互 いに分離していること。。
- 各々のダイオードの陽極及び陰極がそれぞ れ、上面からそれぞれ一対のアクティブ部分 まで下方に延び全面的に上面の下にあるPN 接合を形づくるようなPタイプのゾーンとN タイプのゾーンを含んでおり、各ダイオード のゾーンのうち少なくとも1つがそのゾーン に対するアクティブ部分を通って分離機構よ り下の本体の材料内に垂直に延びていること。
- (2) 前記、PN接合のうち少なくとも1つの周囲 全体が分離機構と隣接していることを特徴とす る請求項1に配載の集積回路。
- (3) 前記、各ゾーンには回上面より下に存在する 埋込まれた領域及び凹上面からそのゾーンのア クティブ部分を通りその埋込み領域まで下方に

延びる接続領域が含まれ、各ダイオードに対する埋込み領域が会合してそのPN接合を形成していることを特徴とする、請求項1に記載の集積回路。

- (4) 前記、埋込み領域に比べより軽くドーピング されておりしかも選定された電気伝導度タイプ のものであるような材料が、特定の1方のダイ オードについての埋込み領域の両方の下部表面 と隣接することを特徴とする、請求項3に記載 の集積回路。
- (5) 前記、特定のダイオードが第1のダイオードであり、選定された電気伝導度タイプがPタイプであることを特徴とする、請求項4に記載の集積回路。
- (6) 前記、選定された電気伝導度タイプの材料が ダイオードのうち特定の1つについての埋込み 領域の1つを分離機構に至るまでとり囲んでい ること、そしてこの埋込み領域は選定された電 気伝導度タイプと反対のタイプのものであるこ とを特徴とする、請求項3に配載の集積回路。
- うな P タイプのゾーンと N タイプのゾーンを含み、分路グイオードのゾーンのうちの少なくとも 1 つはそのゾーンに対するアクティブ部分を 通り 垂直に分離機構より下の本体の材料内へと 延びていることを特徴とする、請求項 1 に記載の集積回路。
- (11) 前記、以下のことを特徴とする請求項1に記載の集積回路:
 - 回路には、もう一つの第1の供給電圧を受け入れるためのもう1つの第1の給電協末、もう一つの第1の供給電圧よりも大きいもう一つの第2の供給電圧を受け入れるためのもう一つの第2の給電協子、もう一つの給電協子で結合され本体の一部から成るもう一つ保護された回路をして外部環境との間で情報を伝送するためもう一つのコンポーネントに結合されたもう一つの情報協子が含まれていること: ならびに
 - 保護装置には、本体の一部から成るもう一つの第1及び第2のダイオードが含まれ、こ

- (7) 前記、特定のダイオードが第2のダイオードであり、選定された電気伝導度タイプがPタイプであることを特徴とする、請求項6に記載の集積回路。
- (8) 前記、埋込み領域に比べより軽くドーピング されており又選定された電気伝導度タイプのも のである材料が、残りのダイオードに対する埋 込み領域の両方の下部表面と隣接することを特 徴とする、請求項6に記載の集積回路。
- (9) 前記、特定されたグイオード及び残りのダイオードがそれぞれ第2及び第1のダイオードであることそして選定された電気伝導度タイプが Bタイプであることを特徴とする、請求項8に 記載の集積回路。
- (10) 前記、保護装置にはそれぞれ第1及び第2の 給電端子に結合された陽極及び陰極をもつ分路 ダイオードが含まれており、分路ダイオードの 陽極及び陰極はそれぞれ上部表面から各々1対 のアクティブ部分へと下方に延び上部面より下 に全面的に存在するPN接合を形作っているよ

のもう一つの第1のダイオードはそれぞれもう一つの第1の給電端子及びもう一つの情報 端子に結合された陽極及び陰極をもち、このもう一つの第2のダイオードはそれぞれもう 一つの情報端子及びもう一つの第2の給電端 子に結合された陽極及び陰極をもつこと。

- (12) 前記、もう一つのダイオードの各々の陽極及び陰極には、上部表面から一対のアクティブ部分へと延び上部表面より下に全面的に存在するPN接合を形づくるPタイプのゾーンとそれでいることを行ったのグイオーンについてのアクティブの分を通していることを特徴とする、請求項11に記載の集積回路。
- (13)前記、保護装置には第1の給電端子の間で反対方向に並行して結合された一対の相互給電ダイオード及び第2の給電端子の間で反対方向に並行して結合された一対の相互給電グイオード

が含まれていることを特徴とする、請求項12 に記載の集積回路。

- (14)前記、各々の相互給電ダイオードの陽極及び 陰極には、上部表面から一対のアクティブ部分 内に延び全面的に上部表面より下に存在するPN 結合を形成するPタイプのゾーンとNタイプの ゾーンが含まれており、各々の相互給電ダイオ ードに対するゾーンのうちの少なくとも1つが そのゾーンのアクティブ部分を通り分離機構よ り下の本体の材料内へ垂直に延びていることを 特徴とする、請求項13に記載の集積回路。
- (15)前記、回路には外部環境との間に少なくとも、 1つの付加的な情報が含まれており、保護装置 には各付加的情報端子について本体の一部から 成る付加的な第1及び第2のダイオードの相応 する対が含まれており、各々の付加的な第1ダ イオードはそれぞれ第1の給電端子及び相応す る付加的な情報端子に連結された陽極及び陰極 を含んでおり、各々の付加的な第2ダイオード はそれぞれ相応する情報端子及び第2の給電端

子に結合された関極及び陰極をもち、しかも各々の付加的なダイオードの陽極及び陰極がそれぞれ上部表面から一対のアクティブ部分へと延びて上部表面より下に全面的に存在するPN接合を形成するPタイプのゾーンとNタイプのゾーンを含んでいることをして各々の付加的イオードに対するゾーンのうちの少なくとも1つがそのゾーンに対するアクティブ部分を通って分離機構より下の本体の材料内へ垂直に延びていることを特徴とする、請求項1に記載の集積回路

- (16) 前記、以下のことを特徴とする請求項15に 記載の集積回路:
 - 第1の給電端子は第1のリング型断面をも つ第1の給電ラインに接続されていること;
 - 第2の給電偏子は、第1の断面とほぼ同じ割合であるがサイズは異なる第2のリング型 断面をもつ第2の給電ラインに接続されていること(なお、2つの断面は本体より上に同心的に一方の中に他方が入っているように位

置づけされている);

- 情報嫡子は本体より上の2つの断面の間に あること;
- 各々の第1のグイオードは、部分的に第1 の断面より下にある。
 - 各々の第2のダイオードは、2つのダイオードに対する情報協子の下にある材料により 相応する第1のダイオードから分離された形で第2の断面より下にその一部分があること。

された陽極と路極をもつか或いはそれぞれ情報 端子及び第2の拾電端子に結合された陽極及び 陰極をもつような、以下のことを特徴とする集 積回路用の保護装置:

- 上部表面より下で本体に埋め込まれている 分離機構が側面方向に本体のアクティブ状態 にある一群の半導体部分を上部表面に沿って 互いに分離しており、分離機構が少なくとも 本体の材料と隣接する所において誘電体材料 でほぼ構成されていること:ならびに
- 陽極及び陰極がそれぞれ、上部表面からそれぞれ一対のアクティブ部分へと下方に延びて全体的に上部表面より下にあるPN接合を形成しているようなPタイプのゾーンとうタイプのゾーンを含んでおり、ゾーンのうち少なくとも1つはそのゾーンに対するアクティブ部分を通って分離機構より下の本体の材料内に垂直に延びていること。
- (18)前記、PN接合の周囲全体が分離機構と隣接 していることを特徴とする、請求項17に記載

の集積回路。

- (19)第1の供給電圧を受けるための第1の給電電圧を受けるための第2の供給電圧を受けるための第2の供給電圧を受けるための第2の結電場子においては、 一本のでは、 一本の
 - 一対の別々との場所にてその上部表面を通 して選定された電気伝導度ダイアの半導体基 板内へNダイブのドオパントを導入し(a)、一 対の別々の場所にてその上部表面を通して基 板内へPダイブのドオパントを導入する(b)工程。

陰極を形成し、Pダイブの埋込み領域はそれ ぞれPダイブの接続領域と会合して隔極を形 成する。

- (20)前記、PN接合のうち少なくとも1つの接合の周囲全体が分離機構と隣接することを特徴とする請求項19に記載の方法。
- (21)前記、ドオパントを順次導入する工程には以下の作業が含まれていることを特徴とする、請求項19に記載の方法:
 - Nタイプのドオパントを基板に導入すること。
- 高温で基板を焼なまししNタイプのドオパントをさらに基板内に拡散させること。
 - ー Pタイプのドオパントを基板内に導入する こと。
- (22) 第1の供給電圧を受けるための第1の給電協子、第1の供給電圧より大きい第2の供給電圧を受けるための第2の給電端子、給電協子に結合されている保護された回路のコンポーネント及び外部環境との間で情報を伝送するためコン

- 基板とエピタキシャル層を含む半導体本体を形成するよう基板の上部表面上にエピタキシャル半導体層を成長させる工程、
- 本体の一群のアクティブ部分を互いに側面 方向に分離するようその上部表面より下で本 体内に埋込まれている絶縁層分離機構を創り 上げ、向ぞれぞれ本体の上部表面から1対の アクティブ部分内へ延びている1対のNタイ プの接続領域と向本体の上部表面からそれぞ れアクティブ部分のもう一つの対内へ延びて いる1対のPタイプの接続領域を打ち立てる 工程、そして
- 先行するドオバントを少なくとも前記の工程中さらに本体内に拡散させ、(a) 1 対の N タイプの埋込み領域と ID ぞれぞれ N タイプの埋込み領域と 会合し全体的に本体の上部 実可よう 下にある 1 対の P タイプの埋込み 領域が形成 されるようにする工程。 なお N タイプの 埋込み 領域はそれぞれ N タイプの接続領域と会合し

ボーネントに結合された情報嫡子を含み、保護 装置にはそれぞれ第1の給電嫡子及び情報嫡子 に結合された陽極及び陰極をもつか又はそれぞれ情報嫡子及び第2の給電嫡子に結合された陽 極及び陰極をもつダイオードが含まれているような、保護装置を伴う集積回路の以下の工程を 特徴とする製造方法:

- その上部衰面を通してPタイプの半導体基板の一部内にNタイプのドオパントを導入する工程。
- 基板の上部表面に沿ってNタイプの部分を 形成するためNタイプのドオパントをさらに 基板内に拡散させるよう基板を焼なましする 工程。
- 基板の上部表面に至るまで少なくとも部分的にNタイプの部分によりとり囲まれている 基板の一部内にPタイプのドオパントを導入 する工程。
- 基板及びエピタクシャル層を含む半導体本体を形成するため上部裏面上にエピタクシャ

ル半導体層を成長させる工程。

- 本体の1群のアクティブ部分を側面方向に 互いに分離させるようその上部裏面分離機構を 生成させ、上部裏面がらそれぞれ1対線で 生成させ、上部裏面がらそれぞれ1対線での 生成させ、上のではないのでは、それでの接続でする1対のではです。 アイブの接続領域を1ででは、そのでは、ではないでは、ではないではではではです。 一 焼なまして程のの工程の間先行するにないではないでの上部表面になり下で分離機構にでいる。 の間囲全体が隣接するようなPN接合をNといるでは、アクイブの埋込み領域を形成でする。 イブの埋込み領域で形成でするエを収 イブの埋込み領域であるエードのはないできないでは、アクイブ領域同士、アクイブ領域は が互いに会合し、ダイオードに複数の領域が
- (23)前記、Nタイプのドオパントがアンチモンで あることを特徴とする、請求項22に記載の方 法。

含まれる)。

3.発明の詳細な説明

<産業上の利用分野>

く従来の技術へ

保護装置は、集積された半導体(IC)の端子の間に加えられた電圧が端子に結合された回路コ

. .

- (24) 前記、焼なまし工程が、1100℃以上の温度で行なわれることを特徴とする、請求項23 に記載の方法。
- (25)前記、焼なまし工程が、少なくとも60分間 行なわれれることを特徴とする、請求項24に 記載の方法。
- (26)前記、分離機構を生成する工程にはエピタキシャル層の選択された部分及び基板の下にある部分の酸化作業が含まれていることを特徴とする、請求項25に記載の方法。

ンポーネントを損傷するのを防ぐ。この電圧は例えば静電気放電(BSD)などによってひき起こされるうる。金属酸化物半導体(MOS)ICは、中庸な電圧におけるその薄いゲート誘導体の破断のため、特にBSD損傷を受けやすい。ESDは又、MOSの場合に比べると幾分か少ないものバイポーラ形ICについても問題である。パイポーラ形IC内のベースーエミッタ接合は最もESD損傷を受けやすい、ICのサイズが小さくなるにつれて、バイポーラ形IC及びMOSICの両方についてESDはより大きな関心率となる

BSDはICの組立て、テスト、移送及で 中に起こる。ICの個別のとり扱い又は発送日キャリヤ又は自動テスト装置のレールを滑り降りるICの動きにより生成される静電気はICを横切って放電する。一人の人間は簡単に1000~1000ポルトの静電気を生成する。人間のカソース抵抗は部分的にこの高電圧の破壊を軽減する。それでも結果として得られる電圧はまわめて損傷を起こしやすい性質をもつことがあ る。ICが発送用キャリヤ又はテスト用装置のレールを滑り降るときに発生するESDは同程度に有害でありうる。従って、通常ESD損傷を防ぐためにICには保護機構が内蔵されている。

ESDに対する感度を評価するためにさまざまなモデルが用いられている。Manzoni 著「線形IC内の静電気放電保護」IEEE. Trans. Cons. Blec. 1985年8月、p601~p607では主要なモデルが論述されている。第1図を参照すると、ここにこれらのモデルのうちの1つが示されている。第1図は、人間の体をエミュレートする回路10が、回路コンボーネント16を保護すめための装置14を含むIC12といかに相互作用するかを示している。

実際の静電電圧をエミュレートする電圧 V z は、 2 極スイッチ 1 8 を通して人体回路 1 0 内のコンデンサ C m m に加えられる。コンデンサ C m m は、 1 0 0 ~ 2 0 0 ピコファラドの人体キャパシタンスを表わす。コンデンサ C m m が V z まで装荷された後、スイッチ 1 8 はその装荷ポジションからそ の放電ポジションへと移行する。コンデンサ C n a は、1000~2000オームの人体抵抗を表わす抵抗器 R n m を通して放電し対地電圧 V 。を生成する。電圧 V 。は!C12の外部からアクセス可能な端子(又はピン)のうちの2つの間に加えられる。

IC12の方をみると、これにはここで「Vii」及び「Vii」と呼ばれる適切な供給電圧を通常に 給電を受けている「Cのオペレーション中に受け 入れる2つの給電端子TiとTiがある。Viiは Viiより大きい。保護された回路のコンポーネン ト16は内部的に端子TiとTiに接続されこれ らから動作出力を受ける。

IC12は、デジタルデータ又はアナログ信号といった情報を、通常に給電を受けている ICのオペレーション中にコンポーネント I6と外部環境の間に伝送するための一群の端子を有している。これらの端子は、端子T、及びTならびにその他の全てのIC給電ビンと区別するため分類して情報端子と呼ばれている。情報端子を通して送られ

た情報は、供給電圧でない基準信号を含む可能性がある。第1図はかかる情報端子の下です。を示している。端子T』とコンポーネント16の間に接続されている保護装置14は、端子T』における電圧が端子T」とT』における電圧の間にあるかぎり情報の伝送にほとんど影響を与えない。

ESDのため嫡子T、、T。及びTnのうちのいずれか2つの間の電圧がコンポーネントを損傷しうる大きさに近づいた場合、装置14はアクティブになり、この電圧を非破壊レベルに制限しようとする。抵抗器RnsはコンデンサCnnからのV。放電を被譲させるため、保護活動の運用ダイナミックスの一部である。第1図は、嫡子TnとTnの間に電圧V。が加えられている特定の状況を図示している。

保護装置 1 4 は先行技術においてさまざまな形で実現されてきた。第 2 図は、端子 T 。と T 。の間で直列に接続された 1 対の半導体ダイオード (D 。及び D 。)を用いた実現を示している。 D 。 陰極と D 。 陽極は一般に限流抵抗器を通して

端子Tn に結合されている。装置14にはさらに、 端子Tn 及び/又は抵抗器Rn に接続された電圧 保護回路20が含まれている可能性がある。上述 のManzoni の著書を参照されたい。又Funk著「静 電気損傷に対する半導体の感受性」Elec. Engrg., 1983年3月、p51~59も参照のこと。

米国特許3673428号は、最初の段階で論述したタイプの1Cを開示している。

保護装置 1 4 及び保健されるべき回路コンポーネンド 1 6 を含む I C 1 2 は、それに沿ってさまざまな回路エレメントが位置づけされている。第 2 図の装置 1 4 において、ダイオード D a 及び D a は「サーブェス(表面)」ダイオードとして従来通り形成されている。すなわち各々のダイオード D a 又は D a の陽極及び降極の間の P N 接合は上部の半導体表面に達している。

<発明が解決しようとする課題>・

サーフェスダイオードとしてダイオードD A及びD Bを実施するということは、最も高いダイオ

・・ドドオパント 温度が上部の半導体表面で起こることから考えて不利である。 ダイオードのPN接合を通って流れるBSD電流はこうして半導体の上部表面に強力に収束する。上にある誘電材料は然を良好に消散させないため、ダイオードD。及びD。は、望ましくない低いBSD電圧にて故障する。こうして保護されるべきコンポーネント16は次に続くBSDパルスに対し無防備の状態になる。この問題は、回路のサイズが小さくなるにつれてさらに真刻なものとなる。

<課題を解決するための手段>

本発明に従うと、半導体上に作られたICの保 譲装置は、本体の一部から形成された保護されて いる回路のコンポーネントの敏感な電子エレメン トをBSDが生成するもののような絶対値の高い 電圧が損傷しないようにするため「サブサーフェ ス (表面下) 」PN接合をもつ半導体グイオード を単数又は複数用いている。ここで「サブサーフェス」というのは、これらのPN接合が、回路エレメントが位置づけられている半導体の上部裏面

いる。ダイオードの1つはそれぞれ第1の給電端子と情報端子に結合されているその関極と陰極を有する。もう一つのダイオードの陽極及び陰極はそれぞれ情報端子と第2の給電鍋子に結合されている。応用分野に応じて保護装置からダイオードのいずれかを削除することもできる。

ダイオードは半導体本体の一部から形成されている。上部表面より下の本体内へ埋込まれた絶縁層分離機構は、本体の一群のアクティブ半導体部分を上部表面に沿って互いに側面方向に分離している。各々のダイオードの陽極及び触極はそれでいる。各々のダイオードの陽極及で部分への下であるPN接位である。とのガイオードについてのようなアクティブ部分を通して分離機構と内でのが、よりでは、そのがアクティブ部分を通して分離機構と内でのからない。とも1つの周囲全体は通常分離機構と隣接する。

より下にあることを意味する。さらに明確にいうと、接合のエッジは半導体本体の上部表面に達しない。この主要な要因によりサブサーフェス接合を通って流れる電流は前述の先行技術の保護装置の場合に比べはるかに均質に接合を横切って分配されることが可能となる。当該装置や損傷することなくESDパルスの熱をはるかに良好に降下させることができる。

この I C は、外部環境との間で情報を移送する ための、保護される回路のコンポーネントに結合 された情報端子、第 1 の供給電圧を受入れるため の第 1 の給電端子をして第 1 の供給電圧より大き い第 2 の供給電圧を受け入れるための第 2 の給電 端子を有している。給電端子はこのコンポーネン トに結合されている。

保護装置は通常、端子のうちのいずれか2つの間に適用された電圧が保護されるコンポーネントを損傷しうるレベルに達するのを防ぐよう機能する1対の「サブサーフェス」ダイオードを含んで

保護装置はできれば、埋込み領域/エピタキシ ャル層プロセスにより製造されることが望ましい。 第1の工程はNタイプとPタイプのドオパントを 1 つの半導体基板内に導入し、各々のドオパント が2つの別々の場所で基板に入るようにすること である。次にエピタキシャル層が基板上に成長さ せられ、これが半導体本体を形成する。本体の中 に分離機構が作られ、上部表面から延びる2つの Nタイプ接続領域と2つのPタイプ接続領域がグ イオードに対するアクティブな半導体部分内に適 切に打ち立てられる。上述のドォパントはさらに 少なくとも前述の工程中半導体の本体の中に拡散 し、それぞれNタイプ埋込み領域と会合じてその ダイオードのためのサブサーフェスPN接合を構 成する2つのNタイプ埋込み領域と2つのPタイ プ埋込み領域を形成する。各々の埋込み領域は、 オーム面で接続領域のうちの相応するものと合致 する.

埋込み領域と接続領域は標準的に、IC内の他の場所で埋込み領域と接続領域を構成するのにも

用いられているし紐のフォトレジストで構成され ている。こうして保護装置は1Cの製造プロセス 全体にいかなる工程も付加せずに製造することが できる。

本発明に基づく保護装置は単純で小さなダイ部 域しか占領しない。サブサーフェスダイオードは 極めて高いESD保護レベルを提供する。人体の キャパシタンス及び抵抗について150ピコファ ラド及び1500オームという標準的な値で、単一 一の41-ミル*のサブサーフェスダイオードは、 2.0000ボルトのESDが小型の最新ペースーエ 、ミッタ接合を損傷するのを防ぐ。これは、保護の ・ ない状態では50~100ポルトで故障するので a - **53**

先行技術による保護装置は、これより低い保護 を提供するか或いは同じ保護レベルでより大きい 面積を占めるかである。8′ミル**を占める2つの サーフェスダイオードを用いる上記先行技術に基 · ふづく装置の一実施銭様は、わずか 5,000 ~ 1 0 00

を提供する。当該装置のこれに相応する実施態機 は3000~4000ポルトの保護を達成する。 2 重リングのサブサーフェスダイオードー式は、 このベースーエミッタ接合を含むICがいずれの 極性であれ2つのピンの間に加えられた5.000 ボルトのESDに耐えることを可能にする。従っ て、本発明は、先行技術に対し大幅な前進を提供 するものである.

<実施例>

同一の又はきわめて類似した単数又は複数の品 目を表わすため好ましい実施態様の説明及び図面 では同じ参照シンボルが用いられている。

第3図を参照すると、これには、IC12の回 路コンポーネント16がESD又はその他の高圧・ 過負荷により損傷を受けないようにするため、サ プサーフェスPN接合をもつ半導体ダイオードが 用いられている保護装置14の一般的実施例が図 示されている。このダイオードは往々にして、コ ンポーネント16の電子エレメントが位置づけら ボルトのBSD保護で前記ペースーエミック接合。、れている半導体上部表面に達するPN接合をもつ

前述のサーフェスダイオードと区別するため「サ ブサーフェスリタイオードと呼ばれている。

第3図の装置1:4にはサブサーフェスダイオー ドD、及びD。とオプションの限流抵抗器RA及 びR。が含まれている。D。の陽極及び陰極はそ れぞれ給電端子T」とノード22に接続されてい る。 Dx の陽極及び陰極はそれぞれノード22と 給電端子Tn に接続されている。債報端子Tn は - 直接ノード2.2に接続されているか又は存在する 場合には抵抗器Raを介してこれに接続されてい - る・ノード2.2 は直接又は存在する場合には抵抗 器R。を介してコンポーネント16に接続される。 コンポーネンド16は又、通常給電のICオペレ :ーション中それぞれ低供給電圧 V に及び高供給電 EV mmを受ける端子T」とTm の間に接続されて

装置14は、端子T」とTRの間の分路として 機能しその間に加えられた電圧がコンポーネント 16を損傷しうるレベルに達しないようにするサ ブサーフェスダイオードDsをも含んでいる。Ds `の陽極及び陰極はそれぞれ端子で、及びとで。に 接続されている。IC12内のその他の回路エレ メントラすなわちダイオードD。を除く装置14 内のものならびにコンポーネント16内のエレメ ントーは、端子工、及び工。の間での固有分路能 力を提供する。ダイオードロ。は、この分路能力 が充分大きい場合必要でない。

第4a図及び第4b図は、サブサーフェスダイ オードD.、D. 及びD. を実現するための2つ の基本的構造を示している。両方の構造において、 IC12の形成に用いられた半導体本体は、軽く ドーピングされたPタイプの単結晶構造のシリコ ン基板24とその上部表面28上にあるNタイプ のエピタキシャルシリコン風26から成る。エピ タキシャル暦 2 6 の電気伝導度のクイプは、第 4 a図及び第4b図のダイオードにとって特に重要 ではないが、Pタイプであってもよい。

電気的分離機構30は、本体の一群のアクティ プな半導体部分を互いに上部表面32に沿って側 面方向に分離するようエピタキシャル暦 2 6 の上 部表面32より下の半導体本体内に埋込まれている。かかるアクティブな部分4つ34、36、48及び40が第4a図と第4b図に描かれている。コンポーネント16の回路エレメントはその他のアクティブ部分内に形成されている。分離機構30は完全に層26を通って又やや基板24内にまで延びている。機構30は、少なくともそれが半導体本体の単結晶シリコンと隣接する場合、二酸化ケイ素などの誘電材料で構成されている。

特に第4a図を参照すると、ヘビードーピングされたNタイプの埋込み領域42とヘビードーピングされたPタイプの埋込み領域44は一般に上部表面32より下の界面28に沿って存在する。N+領域42は部分的にアクティブ部分36に延びている。P+領域44は部分的にアクティブ部分36に延びている。埋込み領域42及び44は、サブサーフェスPN接合46を形成するよう分離機構30より下で会合する。ライトドーピングされたPタイプの基板材料24はこうしてその下部表面に沿って領域42及び44と隣接する。

でも、埋込み領域 5 2 及び 5 4 は、その周囲全体 が機構 3 0 と隣接しているサブサーフェス P N 接 合 5 6 を形成するべく会合している。従って P タ ィブの基板材料 2 4 は、機構 3 0 に至るまで N + 領域 5 2 を完全にとり囲んでいる。

ヘビードーピングされた N タイプ及び P タイプ の接続領域 5 8 及び 6 0 は、上部 裏面 3 2 からそれぞれアクティブ部分 3 8 及び 4 0 内へ、埋込み 領域 5 2 及び 5 4 まで下方に延びている。第 4 b 図のサブサーフェスダイオードのための陰極は、 N + 領域 5 2 及び 5 8 から成る N タイプのゾーン である。陽極は、 P + 領域 5 4 及び 6 0 により形成された P タイプゾーンである。

接続領域48、50、58及び60の各々は通常、第4回図及び第4日図には図示されていないものの分盤機構30の例望にまで延びている。第4回図及び第4日図内の関極及び降極の各々は基本的に別々の一対の領域で構成されるものとして示されているが、各々の隔極又は陰極は単一のヘビードービングされた領域のみで構成されていて

ヘビードーピングされたNタイプの接続領域 4 8 及びヘピードーピングされたPタイプの接続 領域 5 0 は上部 要面 3 2 からそれぞれアクティブ 部分 3 4 及び 3 6 内を通して埋込み領域 4 2 及び 4 4まで下方へ延びている。第 4 a 図のサブサーフェスダイオード上の陰極はN+領域 4 2 及び 4 8 で形成されたNタイプのゾーンである。陽極は、P+領域 4 4 及び 5 0 から成るPタイプのゾーンである。

第4b図に移行してみると、ヘビードーピングされたNタイプとPタイプの埋込み領域52Bび54は、一般に上部表面32より下の界面28に沿って存在する。N+領域52は、部分的ににアクティブ部分38内に延びている。領域52元で又、第4b図に示されている。P+領域54は、四部分40内に延びている。P+領域54は、分離機30の何壁により完全に境界づけされている。要的には、P+領域54は、機構30の下部場合より下で下方に延びていると、ヘビーとは、P+領域54は、機構30の下部場合

もよい.

接合の両側 4 6 又は 5 6 に沿ってのシリコン内のドオペント濃度は、比較的均一である。接合 4 6 及び 5 6 の曲率は、標準的表面接合のものよりがるかに小さい。従って、接合 4 6 及び 5 6 を 通って流れる電流は、これらを横切ってきわめて 均等に分配される。

第3図のダイオードD、及びD。は第4a図の 構造で実現することができる。Pタイプの基板

2 4 は普通給電端子TL に接続される。第 4 a 図 内の構造物の埋込みPタイプ領域44も同様に基 板24に直接接続される(すなわち介入するPN 接合はない)ため、第4a図の構造をダイオード Dx のために用いることは遺常不可能である。こ の欠点は、この構造が第4b図のものより低いキ ・ャパシタンスをもつという事実により相段されて いる。ダイオードD』、D』及びD。は全て図も bの構造で実現することができる。

電気伝導度タイプは、第4a図及び第4b図に おいて逆にすることができる。この場合、基板 24 (現在Nタイプの電気伝導度のもの) は通常 端子T』に接続される。このとき第4a図の構造 を用いてダイオードDn 及びD。を実現すること ができるが、ダイオードD」を実現することはで きない。ここでも同様に、ダイオードD』、Da 及びD。の全てを実現するため、第4b図の機造 を用いることができる。実際第4a図及び第4b 図に示されている状況と電気伝導度を逆にした状 況の両方を考慮すると、その結果は、ダイオード

D. 及びD. のうち少なくともしつが通常第4b 図の構造で実現されなくはならないということで ある.

IC12がESD(又はその他のいくつかの高 電圧現象)を受けているとき、電気エネルギーは IC12を通してその端子を介して放電する。 晟 も単純なケースにおいては、結果として生じる ESD電圧パルスは、IC端子のうちの2つの間 に現われる。第1図はその1例である。

2 つの端子の間に加えられた絶対値の大きい低 圧(すなわち正または負の高電圧)は通常いずれ か1つの方向において他の方向よりも大きな損傷 を与える。このことは、それぞれコンポーネント 16に対する標準的な入力及び出力側セクション を示している第5a図及び第5b図を参照するこ とにより理解できる。第5 a 図において、端子T, は、NPNトランジスタQinのベースーエミッタ 接合を通して端子T」に結合された入力ピンであ る。端子T」における電圧に対し端子T』におけ る電圧VxLの高い正の値になったならば、Qtvベ

ースーエミッタ接合は非常に高い伝導度をもつこ。「遠的でないということに留意されたい。 とになる。しかしながらトランジスタQinは、通 常損害をこうむらない。逆に言うと、Qinベース ーエミッタ接合は、電圧Vniが高い負の値に達し た場合降伏する、シリコンの溶融が接合にて起こ りうる。同様に、嫡子T* がNPNトランジスタ Qour を通して端子Tx に結合されている出力ピ ンである第5日図において、端子T』の電圧に対 する端子Tx での電圧Vxxの高い負の値は、高い 正の値の場合に比べ、、トランジスタ Qour をは るかに損傷する。

前述のことを念頭におくと、第3図の保護装置 14は以下のように作動する。半導体ダイオード Dı、Dn 及びDs は通常ICl2に給電が行な われているか否かに関らずオフになっている。従 ってICは給電を受けていないと仮定する。又、 話を単純にするため抵抗器R。及びR。が無いも のと仮定する。ダイオードD』、Dn 又はD。を 模切りこれを降伏させ電流を逆のパイアス方向に 導く電圧の印加はダイオードにとって本質的に破

以下に論述されているケースの各々において、 装置14が無い場合に損傷を及ぼすレベルに達す ることのできる質圧 (第1図内の質圧 V。のよう なもの)が、2つの嫡子のうちの一方が接地基準 電圧に保たれた状態で、端子T」、TR及びTR のうちの2つの間に加えられる。加えられた電圧 は、アースに対し正であると仮定される。

「端子T」がアースにある状態で端子T」とT」 の間に正の電圧が加えられた場合、電圧Vnヒは高 い負の値の方へ動き始める。ダイオードDLは V miがーV፣ (約-1ポルト)に達したとき前進 方向においてオンに切替わり、端子T、から端子 Tu までの一次導電性パスを開く。ESD電流は、 V=エが損傷を起こす負の値に達することがないよ うにこのパスを通って放電する。端子Tmが入力 ピンである場合、これは第5a図のQixベースー エミッタを保護する。

同じ時間中、端子Tm は通常端子Tc 及びTm のうちの1つに対し開放又は短絡されている。協

子T」が端子T」に対し短絡されている場合、ダ イオードD。はオフの状態にととまる。端子T」 のものとの関係における端子Tnにおける電圧 Vntは、高い負の値の方へ移行し始める。ダイオ 『-FD』は、Viが-Vァに達したとき前進方向 においてオンに切替わり、BSD電流をさらに放 ではるためもう一つの一次導電性パスを開放する。 Vれは同様に、損傷をおこす負のレベルまで降下 しないよう抑制されている。端子T。が端子T。 に対し短絡されている場合、ダイオードD。はオー・こる。ダイオードD,はダイオードD。ほついて こうつの状態にとどまる。 Vanは高い正の値に向かっ 」で動き始める。 V m が V so (標準的に 1 0 ボルト) □に達しだどき、ダイオードDnは降伏し、逆方向。 ここにおいてオンに切替わり、ESD電流を放電する。 ため端子Tェ及びTェの間に二次導電性パスを開 く。その電圧が「浮動」するよう嫡子Tmが開放 されている場合、ダイオードD』とD』が一緒に ・・・作動する。 V流がー (Vァ + V go) に途すると、 ダイオードD。は前進方向においてオンに切替わ り、一方ダイオードD。は逆の方向にてオンに切

替わる。このことは、ダイオードD。とDェを通 して二次BSD放電パスを開放させる。端子T。 が最後の2つの状況において出力ピンである場合、 第5 b 図内のトランジスタ Q ουτ のベースーエミ ッタ接合はオンに切替わることができ(抵抗器 Rnを通して)、非破壊的な形でトランジスタ Qour を通してESD電波が放電するのを助ける。 端子T』がアースにある状態で端子T』とTェ の間に正の電圧が現われた場合、同様なことが起 上述した形で作動し、逆も同様である。その結果 としての作用は、端子で、が出力ピンであるとき 第5b図内のQour ベースーエミッタ接合を保護

『正の電圧は、端子T』が開いた状態で、端子 T、とT、の間に現われる可能性がある。端子 Tn が接地されている場合、ダイオードDs は Vμι水 Αντ に速したとき再び前進方向において オンに切替わり、一次BSD放電パスを開く。 Vnュがさらに降下して一2V。どなったならば、

ダイオードDn及びD」は両方共前進方向におい てオンになり、ESD電流を放電するため端子 T」とT』の間でもう一つの一次導電性パスを開 く。端子T」がアースにある場合、V゚゚がV゚゚に 達し次に2V***に達したとき反対の導電方向に同 じことが起こる。

発生する出来事はすでに述べてきたことから明 白であるはずであるため、残りのケースについて。 は簡単に扱うことにする。嫡子T」が接地された 状態で端子丁、と丁、の間に高い電圧が加えられ た場合、ダイオードD、は逆方向にオンに切替わった。 る。端子T、が接地された状態で端子T、とT、 の間に高い質圧が現われた場合、ダイオードDu - ここについて同じことが起こる。

前述の説明によると、第5a図内のトランジス タ Qinのように結合されたトランジスタが主とし てダイオードD」により保護されていることがわ かる。ダイオードDu はトランジスタQiuに対し 2次的保護を提供する。しかじながらダイオード Dx はコンポーネント16内の他の入力エレメン

トを保護することができる。ダイオードD゚とD゚ の役割を逆転させると、第5 b 図内のトランジス タQour のように接続されたトランジスタ及びコ ンポーネンド16中のその他の出力エレメントに 対し同様の考察が当てはまる。要するに、ダイオ ードD.及びD.は、端子T.、T.及びTiのうち のいずれか2つの間に加えられた電圧がコンポー ネント16を損傷しうるレベルに達することのな いように機能する。

ダイオードD. 及びD. は通常一次及び二次的 な保護機能をもつため、端子で、が入力ピンであ るか出力ピンであるかによっていずれか一方が時 として削除される可能性もある。このことは、面 積的な制限及び/又は電気的制約条件のために必 要となる可能性がある。

第3図の装置14は、1012に電力供給が行 なわれたときほぼ同じ方法で作動する。外部の電 源が端子で ル及びて、上に電圧 Vェル及び Vょしを印 加しようとしていることによって、ダイオードD、、 D. 及びD. の作動が著しく影響されることはな

b.

抵抗器R』及びR』(もしあれば)はダイオー FD」及びD』と連動するがそれらの動作に著し い影響を及ぼすことはない。抵抗器R』は基本的 にダイオードD」及びD』に対するピーク電流を 制限し、その有効性を高める。抵抗器R』は(抵 抗器R』と結びついて)コンポーネント16に対 するピーク電流を制限し、さらにこれを保護する。

D**及び D**の各々は、第4 b 図の構造で実現できる。基板 2 4 が端子 T に 直接結びつけられている場合、第4 a 図の構造でダイオード D**及び D**のみが実施できる。第6 図中の装置 1 4 は、
臨界動作過電圧が 2 倍になることを除き、第3 図 について上に記された方法で作動する。

び D n がコンポーネント 1 6 を保護するのと同じ 形でコンポーネント 1 6 1 を保護する半導体ダイ オード D n 1 及び D n 1 が含まれている。ダイオー ド D n 1 及び D n 1 は同様に、第 4 a 図及び第 4 b 図内に示されているように実現されたサブサーフェスダイオードである。

第7図内の保護装置1.4にはさらに、端子TL及びTL'の間で反対方向に接続されている一対の相互給電半導体ダイオードDxL及びDxL'が含まれている。もう一対の相互給電半導体ダイオードDxR及びDxx'は、端子DxL及びDxL'の間で反対方向に接続されている。ダイオードDxL、DxL'、DxL'、Dxx'は、前述のようなサブサーフェスグイオードである。これらは、端子TL 及びTR のうちの1つと端子TR'、TL'及びTR'のうちの1つの間に加えられた電圧によりコンポーネント16及び16'が損傷されないようにする前述の機構に従って動作する。

第8図は、IC12の拡大ヴァージョンを示している。ここにおいて、IC12には、Tri、

TrammTracとラベリングされた6つのTra 情報 端子がある。iを実行中の整数とすると、各々の情報端子Traiは、ラインしらを介してコンポーネント16に接続されている。各々の端子Traiについて、第8図内の装置14は、それぞれ第3図内のダイオードDrac 及びDrac と同じに配置された別々のサブサーフェスダイオード対Drac をダイオードDrac の隔極に接続する。ラインした。端子Trac をダイオードDrac の隔極に接続する。第8図はダイオードDrac のまでいる。

ダイオード D L 1 ~ D L 6 及び D R 1 ~ D N 6 は、 嫡子 T N 1 ~ T N 6 のいずれか 2 つの間に加えられた電圧 がコンポーネント 1 6 にとって有客でありうるレベルに達することがないようにするため上述の機構に従って動作する。 1 つ例を挙げるとこのオペレーションが明確になるはずである。「最悪のケース」は嫡子 T 、及び T n、 が開放状態にあるとき

に起こる。嫡子Tui及びTu:の間に損傷の可能性ある電圧が加わった場合、2つの遊電性パスは端子TuiとTu:の間で開き、電圧の絶対値がVuo+V; に速したときBSD電流を消散させる。パスのうちの1つはダイオードDLiとDL:を通っており、これらのダイオードのうちーカは前进方向においてオンに切替わる。もう一つのパスはダイオードDuiとDu:を通っており、これらのダイオードは同様に作動する。

第9図は、第8図のIC12の好ましい配置を示す。第9図内のIC12のための電気的相互接続システムはパターンによる2層の金属層で形成されている。コンポーポント16とIC12の外側境界線の間にある実線は、上部金属を表わす。点線は、下部金属の一部を表わす。「X」は2つの金属層間の経由接続点を示している。破線は一般に、装置14内のサブサーフェスダイオードの外側境界線を示す。ダイオードDLI~DLI及びDat(もしあれば)は、第4a図の一般的構造で

実施されている。ダイオード D *** へ D *** 及び D *** (もしあれば) は、第 4 b 図の一般的構造で実施されている。

第9図中の装置14は、サブサーフェスダイオードがIC12の周囲に効率のよい形態で配置されているため、小さなダイ面積しかとらない。 給電ラインL」は、IC12の外側境界線近くにある正方形の輪の形にその大部分が配置されている。 給電ラインL』の大部分は、コンポーネント16の外側境界線近くのL」の輪の中にはでいる。 は半導体本体より上である。各々のダイオードロには その一部がL」の輪より下にあり、 は との一部がL」の輪より下にあり、 ならによりダイオードロによりダイオードロにある。 分別によりダイオードロにあられている。

第9図のリング構造にはさらにいくつかの利点 がある。相互接続システムの結びつけられた部分 の直列抵抗はかなり低い。このためリングの位置

とは無関係にすぐれたピン間BSD保護が得られる。リング構造のための処理用マスクの設計は単純である。処理収率はきわめて高い。この構造はこのように標準的IC構築用ブロックとして特に有益である。

第10図は、エレメントTmi、Dui、及びDmiのまわりに集中する第9図の配置の1部分の図である。第11図は、第9図と第10図の平面11~11を通って切りとられた断面を示して層62は左右の上部の分離機30は二酸である。第11図の深後面N+領域64及び66で形成されている。第4b図内のN+接続領域58はでは成されている。第11図内の深後面N+領域68及び70で構成されている。

相互接続システムは下部絶縁度72、下部金属層、中間絶縁度74、上部金属層そして上部絶縁度76が第10図に示されているように配置され

て形づくられている。層72及び74は主として 二酸化ケイ素から成る。層76は窒化ケイ素又は 二酸化ケイ素で形成されている。両金属層は主と してアルミニウム合金から成る。下部金属層は、 ラインし、、下部正方形部分78そしてライン し、に対する接続部分80に分割される。上部金 属層は、ラインし。及びし、ならびに上部正方形 部分82に分けられる。

下に特に説明されているドウパントの拡散をひき おこす他に、インプラントラテスの損傷を修復さ せ、打込まれた種を活化させる。

出発点は第11 a 図に示されているような基板 2 4 である。基板 2 4 は 2 ~ 2 0 オーム - ca の抵抗率を有する。

アンチモンは、基板 2 4 内にその上部表面 2 8 を通して選択的に打ち込まれ、ヘビードーピングされた個別のNタイプ領域 8 2 及び 8 4 を形成する。 第 1 2 b 図参照。アンチモンのインプランテーションは、5 0 キロエレクトロンボルト (XeV) (のエネルギー) で 2 × 1 0 **イオン/cdのSb+(の用量) で行なわれる。

基板24は1100で以上で少なくとも60分間、非酸化性環境の下で焼きなましされる。こうして打ち込まれた領域82及び84内のアンチモンはさらに基板24内部へと拡散し第12c図に示されているように表面28に沿ってそれぞれNタイプの埋込み部分86及び88を形成する。焼なましは、1200で75分間行なうことが望

及び92内に打ち込まれたホウ素は、第12c図に示されている形でシリコン内部にさらに深く拡散し、それぞれ P クイブの部分94及び96を界面28に沿って形成する。結果として得られる部分86と96の間の P N 接合は、項目98としてラベリングされる。

・ 絶縁層分離機構30のための一般的場所において層26内に海がエッチングそれ、その後ホウ素のチャネルストップインプラントがこの海の底部のシリコン内に行なわれる。海より上の層26の一部及び基板24の下の薄い部分は、分離機構30及びアクティブ部分34、36、38及び40を作り上げるため然により酸化させられる。

酸化の間、埋込み部分 8 6、 8 8、 9 4 及び 9 6 内の打ち込みされた種はさらに基板 2 4 及び 層 2 6 内深く拡散する。打込まれたホウ素は、打込まれたアンチモンよりはるかに多く拡散する。 従って部分 8 6、 9 4、 8 8 及び 9 6 はその埋込み部域 4 2、 4 4、 5 2 及び 5 4 に変換され P N 接合 4 6 及び 5 6 を構成する。さらに、打込まれ ましい。

ここでより繋が表面 2 8 を通して基板 2 4 内に 選択的に打ち込まれ、第 1 2 d 図に描かれている ように個別のヘピードーピングされた P タイプの 領域 9 0 及び 9 2 を形成する。 P + 領域 9 0 は N + 部分 8 6 の近くにある (そして突合わさってい るか部分的に重なり合っている可能性がある)。 P + 領域 9 2 は部分的又は全面的に表面 2 8 に 至 るまで N + 部分 8 8 によりとり囲まれている。 第 1 2 d 図は後者の例を示している。 ホウ素のイン プランテーションは 1 8 0 KeV で、 2 × 1 0 14 イ オン/ dd の ホウ素にて行なわれる。

0.3~1.0 オーム - cmの抵抗率をもつNエピタキシャル層 2 6 が表面 2 8 上に約 1.5 ミクロンの厚みまで成長させられる。第 1 2 c 図参照のこと。エピタキシャル成長は、1 0、3 0 でで 6 分間行なわれる。エピタキシャル成長の間、打ち込まれたアンチモンがさらに基板 2 4 内にそして上方へエピタキシャル層 2 6 内へ深く拡散するにつれて、N+部分 8 6 及び 8 8 はやや拡大する。領域 9 0

たチャネルストップホウ素は、前進する二酸化ケイ素よりやや先行して動き、2000オーム/スクェアの面積抵抗でP領域62を作り上げる。

N+領域64及び68、P+領域50及び60 及びN+領域66及び70は、リンをアクティブ 部分34及び38内に打ち込み、1000℃で 60分間焼きなましし、ホウ素をアクティブ部分 36及び40に打ち込み、800℃で30分間旋 きなましし、ひ素を部分34及び38に打ち込み、 1000℃で30分間焼きなましすることによっ て作り上げられる。領域64及び68のためのり ンのインヌラントは、1 8 0 KeV で 3 × 1 0 15 イ オン/cdのP+を用いて行なわれる。領域50及 び60のためのホケ寮のインプランテーションは、 9 0 KeV で 1 × 1 0 ! イオン/dの B + を用いて 行なわれる。領域66及び70のためのひ案のイ ンプランテーションは50 KeV で1×10いイオ ン/cdのA。 を用いて行なわれる。焼きなまし は全て、非酸化性環境内で行なわれる。第12g 図は、結果として得られる構造を示している。

ここで相互接続システムが、従来の蒸着及びエッチング工程に従って製造され第11図の構造を 生成する。こうして基本的なダイ製造プロセスが 完了する。

本発明は特定の実施腹様を参考にして説明され てきたが、この説明はほんの一例として示された ものにすぎず、特許請求の範囲に記されている本 発明の範囲を制限するものとしてみなされてはな らない。例えば、本発明はMOSICにも又パイ ポーラ型ICにも適用される。分離機構は、半週 体本体の材料と隣接する誘電材料のシェルで形づ くられていてもよい。いくつかのその他の材料、 代表的には多結晶性シリコンがシェルを充てんす ることになる。好ましい配置内のリングの各々は 中断部分を有する。リングの相対的位置は逆にす ることができる。このように、当該分野の熟練者 は、特許請求の範囲に規定されているような本発 明の貝の範囲及び考え方から逸脱することなくさ まざまな変更、修正及び応用を行なうことが可能 である。

第8図は、本発明に基づく保護装置を用いる拡大されたICの回路/構成図である。

第9図は、第8図のICの配置図である。

第10図は、第9図の一部の拡大図である。

第11図は、第9図と第10図内の平面11-11を通って切りとられた機断面側面構造図である。

第12a図、12b図、12c図、12d図、12e図、12l図及び12g図は、第11図の構造に至る製造プロセスにおける各工程を表わす 模断面側面構造図である。

主要な構成要素の番号

4. 図面の簡単な説明

第1図は、保護装置を有するICが人体が生成するBSDをモデリングする回路といかに相互作用するかを図示する回路/構成図である。

第2図は、先行技術の保護装置を用いるICの 回路/構成図である。

第3図は、本発明に基づきサブサーフェスダイ オードで形成された保護装置を用いるICの回路 /構成図である。

第4 a 図及び第4 b 図は、第3 図の装置内で使用可能なサブサーフェスダイオードの横断面側面構造図である。

第5 a 図及び第5 b 図は、第3 図の装置により 保護されている標準的エレメントの回路図である。

第6図は、保護装置がさらに直列にサブサーフェスダイオードを用いているような、第3図の ICの変形実施態機の回路/構成図である。

第7図は、本発明に基づく装置により保護されている別々に電力供給を受けている回路のコンポーネントを有するICの回路/構成図である。

62-チャネルストップ層、64,66,68.70-深没両N+領域、72-下部絶縁層、74-中間絶縁層、76-上部絶縁層、78-下部正方形部分、80-接統部分、82-上部正方形部分。











